1. Set constraint sai cho vias, cụ thể là annual width
2. Set clearance sai cho các thiết bị sau
    a. IMU (ICM-20948): min clearance giữa các chân không phải GND là 0.15mm nhưng tôi lại set cao hơn là 0.2mm nên gây ra lỗi. Đối với min clearance với các chân GND là khoảng 0.1291 nên sửa lại thành min 0.12
    b. Barometer (LPS22HB): cũng tương tự như Barometer
    c. Đối với các tụ lọc nhiễu nằm gần các thiết bị như IMU, barometer và STM32F407VET6 thì min clearance của nó là 0.18 thì phải giảm xuống, nên để mặc định là 0.15
    d. Đế đựng pin đồng xu cũng xảy ra trường hợp tương tự khi tôi set clearance khoảng 0.3mm vì nghĩ nó là 1 dạng đường nguồn và nó gây ra lỗi, thực tế nên để min clearance là khoảng 0.14 để không gây ra lỗi board edge clearance violation.
3. Sắp xếp vị trí cho thạch anh cắm lỗ quá gần đường dây tín hiệu và đường nguồn, đi dây không đối xứng và chiều dài không bằng nhau, gây ra nhiễu tín hiệu và giảm độ chính xác của bộ dao động
4. 1 số diện tích chưa được sử dụng đúng đặc biệt khu vực USB
5. Đi dây tín hiệu không chính xác và cân đối với tín hiệu USB
6. Chưa hiểu đúng cách đặt vias cho đường nguồn và GND
7. Chưa chọn net label cho net class dẫn đến không thể sử dụng net class
8. Chưa lên kế hoạch đi dây kỹ càng cho từng lớp dẫn đến đi dây tín hiệu quá dài
9. Sắp xếp các text nhận diện cho các linh kiện chồng chất lộn xộn lên nhau
10. Chưa mô tả kĩ từng khối chức năng trong sơ đồ schematic
11. 1 số dây ở đường nguồn vẫn còn có quá nhiều góc phản xạ do sự sắp xếp thiếu tính toán

Đặt tên thiếu quy tắc có thể dẫn tới việc không tìm thấy net trong netclass assignment
Ví dụ như: VOUT 4(12V/4A)
Việc đặt tên net có chứa các ký tự đặc biệt như dấu ngoặc đơn `()` và đặc biệt là **dấu gạch chéo `/`** chính là nguyên nhân khiến phần mềm (KiCad) không tìm thấy hoặc không khớp được Netclass.

Dưới đây là lý do tại sao và cách bạn nên sửa lại:

1. Tại sao dấu `/` và `()` lại gây lỗi?

- **Dấu gạch chéo `/` (Phân cấp):** Trong KiCad, dấu `/` được dùng để phân tách các cấp trong sơ đồ nguyên lý (Hierarchical Sheets). Khi bạn đặt tên là `VOUT2(5V/5A)`, phần mềm có thể hiểu lầm rằng `VOUT2(5V` là tên một trang sơ đồ và `5A)` là tên net bên trong trang đó. Điều này làm đảo lộn cấu trúc cây thư mục của net.

- **Dấu ngoặc `( )` (Ký tự đặc biệt):** Các bộ lọc (Filter) hoặc trình tìm kiếm theo mẫu (Pattern Matching) trong Netclass thường sử dụng các biểu thức chính quy. Dấu ngoặc đơn thường được hiểu là một lệnh gom nhóm thay vì là một ký tự văn bản thông thường, dẫn đến việc tìm kiếm "chính xác" tên net bị thất bại.

Nên đặt tên thành VOUT 12V 4A

Đối vơi dây tín hiệu đôi (differential pairs) thì ta nên đặt tên giống nhau và không vi phạm quy tắc trên như tôi vừa đề cập và sau tên phải có các tiền tố như _P/_N hoặc +/-
Đặt tên sai: OSC_32(IN)+, OSC_32(OUT)- vậy là sai
Cách đặt đúng sẽ là: OSC_32_P và OSC_32_N hoặc là OSC_32+ và OSC_32-

Việc đi dây đường nguồn sử dụng kĩ thuật copper zone và via stitching:

1. Lớp nào là lớp dẫn dòng chính?

Trong cấu trúc mạch 4 lớp của bạn, **Lớp 1 (Front)** và **Lớp 4 (Back)** là hai lớp dẫn dòng chính.

- **Lý do:** Vì chúng có độ dày đồng **2oz**, khả năng chịu tải dòng điện của chúng cao gấp đôi so với các lớp nội (thường chỉ 1oz hoặc 0.5oz).
- **Cơ chế song song:** Khi bạn đổ đồng cho một đường nguồn (ví dụ 15A) ở cả lớp Top và lớp Bottom, rồi nối chúng lại bằng Via, bạn đang tạo ra một mạch điện trở song song. Dòng điện sẽ tự động chia ra: khoảng **50-60%** chạy ở lớp Top, **30-40%** chạy ở lớp Bottom, và phần còn lại có thể chạy ở các lớp nội nếu bạn kết nối chúng vào với nhau.

---

2. Chiến thuật đổ đồng và đặt Via Stitching

Với dòng điện lớn lên đến 15A, bạn không nên chỉ dựa vào một lớp. Hãy coi toàn bộ khối đồng ở các lớp là một "vật dẫn hợp nhất".

Cách đổ đồng (Copper Pour):

- **Lớp Top (L1 - 2oz):** Đổ vùng đồng (Zone) lớn nhất có thể. Đây là nơi tiếp xúc trực tiếp với các chân linh kiện (Pad) nên nó nhận dòng đầu tiên.
- **Lớp Bottom (L4 - 2oz):** Đổ vùng đồng có diện tích và hình dáng tương đương lớp Top ngay bên dưới nó.
- **Lớp Nội (L3 - 1oz):** Nếu lớp này không quá vướng tín hiệu, bạn có thể đổ thêm một vùng đồng nguồn ở đây để hỗ trợ tản nhiệt từ bên trong lõi board mạch ra ngoài.

Cách đặt Via Stitching:
Via không chỉ để "dẫn dòng" mà còn để **"cân bằng điện áp"** giữa các lớp.

- **Đặt tại điểm bắt đầu và kết thúc:** Đặt một cụm Via dày đặc (Stitching) ngay tại Pad nguồn vào (Lipo 6S) và tại Pad tiêu thụ (Motor Driver).

- **Đặt dọc theo đường đi:** Cứ cách khoảng **2mm - 5mm**, bạn nên đặt thêm các cặp Via để đảm bảo dòng điện được san sẻ đều giữa lớp Top và Bottom suốt dọc đường đi, tránh hiện tượng một lớp bị quá tải cục bộ.

---

3. Tại sao Via Stitching lại quan trọng cho 15A?

Nếu bạn chỉ có đồng dày mà thiếu Via nối tầng, dòng điện sẽ bị "nghẽn cổ chai" tại các điểm chuyển tiếp hoặc các chân linh kiện.


- **Giảm trở kháng:** Mỗi Via size 0.5/0.3mm có thể chịu được khoảng **1.5A - 2A** ở mức tăng nhiệt độ an toàn. Với 15A, bạn cần tối thiểu **10 Via** nối thông các lớp nguồn với nhau.
- **Tản nhiệt:** Lớp nội (L2/L3) dù không dẫn nhiều dòng nhưng lại đóng vai trò là "cánh tản nhiệt" nội bộ. Via sẽ dẫn nhiệt từ lớp 2oz nóng hơn vào lớp nội để phân tán nhiệt ra toàn bộ diện tích board.

Lưu ý quan trọng: Trong mạch 4 lớp, hãy giữ **Lớp 2 (Inner 1)** làm một mặt phẳng Ground (GND Plane) nguyên vẹn. Đừng đổ đồng nguồn vào lớp này. Việc có một mặt phẳng GND sát ngay dưới lớp nguồn (L1) sẽ giúp giảm nhiễu điện từ (EMI) cực kỳ hiệu quả cho hệ thống robot của bạn.


Tóm lại:

1. **Cả L1 và L4** là hai lớp dẫn chính vì chúng là 2oz.
2. Phải đổ đồng ở cả 2 mặt và nối chúng bằng **Via Stitching** để biến chúng thành một "thanh dẫn" duy nhất.
3. Càng nhiều Via nối giữa các vùng đồng nguồn, trở kháng càng thấp và mạch càng mát.

Đây là hình ảnh layout lần đầu tiên của tôi



Và sau khi đã học được các phương pháp sắp xếp và đi dây đúng hơn



Tất nhiên, tôi đã tiến bộ và làm tốt hơn trước nhưng về mặt nguyên lí vẫn còn phải có những cải tiến đặc biệt là khối công suất, ví dụ như thêm optocoupler và sử dụng regen clamp thay cho tvs diode để làm triệt tiêu nguồn năng lượng dội ngược lại nguồn cấp. Ngoài ra bo mạch chưa được tối ưu diện tích cũng như chưa tận dụng được hết các chân trên bo mạch và các lỗi sai về tín hiệu mà tôi đề cập trong “tài liệu mô tả mạch điện nguyên lý” nữa